Gate-All-Around (GAA) FET
집적회로(IC)는 반도체 재료(보통 실리콘)의 작은 편평한 조각(또는 "칩") 위에 있는 전자 회로의 집합이다. 작은 칩에 많은 수의 작은 MOS 트랜지스터를 통합한 결과, 분리된 전자 부품으로 구성된 회로보다 훨씬 작고, 빠르고, 저렴한 회로가 만들어졌다. 그러나, 이 칩들을 제조하는 회사들은 칩의 크기를 줄이는 것과 관련된 어려움이 있기 때문에 쉽지 않다. 일반적으로 무어의 법칙의 감소와 관련이 있지만 성능, 증가된 감속, 반도체 프로세스 노드 크기에 영향을 미치는 몇 가지 요인이 있다. 물리학과 사업목표가 결합된 효과로 인해 전자업계는 반도체 소자 혁신 속도 둔화를 우려하고 있다. 기본적으로, GAA는 게이트 재료가 3면에서 게이트로 덮이는 대신 4면에서 실리콘 반도체 채널을 둘러싸는 전통적인 트랜지스터 설계의 재작업을 제공한다.
GAA FET란 무엇인가?
최초의 GAAFET은 1988년 도시바에 의해 선보였으며, 이는 수직 나노와이어 GAAFET이며, 서라운드 게이트 트랜지스터(SGT)로 불렸다. 게이트 만능 전계 효과 트랜지스터(GAAFET) 기술은 FinFET 트랜지스터와 기능이 유사하지만 게이트 재료는 모든 면에서 채널을 둘러싸고 있다. 일반적으로 설계에 따라 GAAFET은 2개 또는 4개의 게이트를 가질 수 있다. 게이트 만능 전계 효과 트랜지스터(GAAFET) 기술은 7nm 이하의 작은 크기에서 더 나은 장치 성능을 제공하기 때문에 핀펫의 후속 기술로 여겨진다. 나노와이어 및 나노시트 구조는 GAA 트랜지스터의 제작에 사용된다. GAAFET 구조의 정렬은 구현예에 따라 기판과 평행할 수도 있고 수직할 수도 있다.
왜 GAAFET인가?
새로운 제조 공정의 출현과 효율적인 장치의 필요성으로 인해 장치 크기는 더 작아졌다. 그러나 트랜지스터의 스케일링은 강화된 쇼트 채널 효과, 양자 터널링으로 인한 누출 및 이동성 저하를 가져왔다. FinFET는 평면 소자가 아닌 3차원 구성을 도입함으로써 소자의 역학을 더 잘 제어할 수 있는 방법을 제공하였다. FinFET는 설계 파라미터로 인해 확장성이 높았고 누출 전류를 줄였으며 스위칭 시간이 더 빨랐다. 제작기술은 갈수록 진화하고 있어 업체들은 핀펫으로 전환할 수밖에 없었지만, 크기를 줄이는 것이 더 어려워지고 성능 개선도 크지 않을 정도로 핀펫이 크기 문턱에 도달한 것으로 보인다. 누출 전류에 대한 제어가 감소했으며, 짧은 채널 효과로 인해 트랜지스터의 작동 조건이 저해되고 있다. 현재 노드 처리 기술은 3nm FinFET를 제작할 수 있다. 다만 규모가 줄면서 생산원가가 눈에 띄게 줄지는 않았다. 나노시트의 개수와 폭은 제어될 수 있다. 이를 통해 엔지니어는 장치 특성에 대한 더 나은 명령을 제공하여 넓은 시트가 더 많은 전류를 구동하지만 전체적인 비용 크기는 증가시킨다. 생산자가 원할 경우 장치 크기를 줄여 구동 전류를 줄일 수 있다. 게다가, GAA 기술은 설계상의 제약으로 인해 FinFET에서 제한되었던 전압 스케일링을 더욱 감소시키는 데 도움을 주었다. GAAFET 트랜지스터는 게이트의 관리를 강화하고 장치를 매우 효율적으로 만든다. 개선된 채널 치수와 레이아웃으로 인해 누출 전류는 한계이며 짧은 채널 효과는 중요하지 않다.
GAA Tech에 초점을 맞춘 주요 기업
기업들은 경쟁에서 앞서 나갈 수 있는 방법을 끊임없이 찾고 있다. 이는 더 나은 연구와 결과적으로 필요한 기술 혁신으로 이어진다. 반도체 제조 분야에서는 삼성과 TSMC가 대표적인 실리콘 칩 제조사다.
삼성 주조 공장은 자체 개발한 GAA 장치인 MBCFET(Multi-Bridge Channel FET)를 개발 및 특허 출원했다. MBCFET는 나노시트를 겹쳐서 사용하며 더 많은 전류가 스택을 통해 흐를 수 있도록 한다. MBCFET는 기존의 FinFET 설계 흐름 및 제조 공정과 호환되므로 면적의 증가 없이 향상된 성능을 제공한다.
삼성은 2021년 사내 3nm 공정 노드인 3nm 게이트 만능화(GAA)를 활용해 MBCFET 기반 기기를 출시할 계획이다. GAFET(3GAE 장치)의 가장 유력한 응용 분야는 모바일, 네트워크, 자동차, 인공지능(AI), IoT 분야다.
현재 TSMC는 3nm급 핀펫 설계로 분주하고 GAAPET 생산 일정이 늦어져 2023년께 GAA 소자를 선보일 가능성이 높다. TSMC는 2023년까지 2nm TSMC GAFET 노드를 출시할 예정이다.
IBM은 나노시트라는 용어를 세상에 소개한 회사였다. IBM은 10년 이상 GAA 기술을 연구해 왔으며 단일 나노 와이어에서 적층 나노시트로의 기기 아키텍처 진화에 중요한 역할을 수행했다. IBM Research의 2세대 나노시트 기술은 2nm 노드를 용이하게 했다. 새로운 트랜지스터 디자인은 전류가 칩의 다른 트랜지스터들 사이를 효율적으로 통과할 수 있도록 하는 4개의 게이트로 구성되어 있다. IBM의 장치는 게이트-소스/드레인 캐패시턴스를 감소시켜 GAFET 캐패시턴스를 감소시키고 나노시트 GAFET 성능을 강화하는 내부 스페이서 모듈로 구성됩니다. 내부 스페이서는 게이트 길이를 묘사하기 때문에 필수적이다. 내부 스페이서를 사용하여 12 nm 또는 24 원자 길이의 게이트 길이가 달성되었다. 이는 서브채널 누수 감소와 전력 성능 향상에 기여했다.
FinFET 스케일링이 반도체 부문에 문제가 되고 있는 상황에서 기업들은 점차적으로 성능 향상과 생산 증가를 위해 만능 게이트로 나아가기 시작할 것이며 무어의 법칙에 순종하게 될 것이다. 곧 제조업체들이 모든 장치에 GAFET 기술을 구현하기 시작한다고 해도 놀랄 일은 아니
다. 즉, FinFET를 완전히 대체하는 것이다.
참조
https://www.copperpodip.com/post/gate-all-around-gaa-fet-going-beyond-the-3-nanometer-mark
